

04588600 **Image available**

MANUFACTURE OF THIN-FILM TRANSISTOR

PUB. NO.: **06-260500** [JP 6260500 A]

PUBLISHED: September 16, 1994 (19940916)

INVENTOR(s): CHIYOU KOUYUU

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese Company
or Corporation), JP (Japan)

APPL. NO.: 05-071101 [JP 9371101]

FILED: March 05, 1993 (19930305)

INTL CLASS: [5] H01L-021/336; H01L-029/784; H01L-021/20; H01L-021/266;
H01L-021/265; H01L-021/324

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS); R004 (PLASMA); R097 (ELECTRONIC MATERIALS --
Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS
-- Ion Implantation)

JOURNAL: Section: E, Section No. 1643, Vol. 18, No. 658, Pg. 153,
December 13, 1994 (19941213)

ABSTRACT

PURPOSE: To prevent chemical reactions of an insulating film without a drop
in doping yield by performing a doping process with a gate oxide remaining
and then activating the dopant by laser after the removal of the oxide.

CONSTITUTION: The other areas than a semiconductor silicon region 12 is
covered with photoresist 15. Impurity is introduced to the silicon region
by plasma doping with the photoresist and a gate electrode used as masks.
After the doping, the exposed silicon oxide is etched with the photoresist
mask 15 remaining. Then, the photoresist mask is removed and the impurity
is activated by laser irradiation. A silicon oxide film 17 is formed as an
insulator by plasma CVD, and multilayer interconnections 18a and 18b are
formed with contact holes in the oxide film. Finally, annealing is carried
out to form an NMOS circuit.

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-260500

(43)公開日 平成6年(1994)9月16日

(51)Int.Cl.⁵

H 01 L 21/336
29/784
21/20

識別記号

庁内整理番号

F I

技術表示箇所

8122-4M
9056-4M
8617-4M

H 01 L 29/78
21/265
3 1 1 P
M

審査請求 未請求 求項の数 4 FD (全 7 頁) 最終頁に続く

(21)出願番号

特願平5-71101

(22)出願日

平成5年(1993)3月5日

(71)出願人 000153878

株式会社半導体エネルギー研究所
神奈川県厚木市長谷398番地

(72)発明者 張 宏勇


神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内

(54)【発明の名称】 薄膜トランジスタの作製方法

(57)【要約】

【目的】 レーザー等の強光を照射することによって不純物の活性化をおこなうことを特徴とする薄膜トランジスタの作製工程において、歩留り向上と特性改善を図る。

【構成】 ドーピング用のマスクとゲート電極をマスクとして自己整合的に不純物を絶縁被膜をその表面に有する半導体領域に導入した後、該ドーピング用のマスクを用いて、半導体領域表面に存在する絶縁被膜をエッチングし、その後、レーザー等の強光を照射する。以上の工程を経ることによって、従来、歩留り低下、特性の不安定さの原因であった、半導体領域と絶縁被膜の反応および不純物領域の境界部での不十分な活性化という問題を克服する。



【特許請求の範囲】

【請求項1】 島状の薄膜半導体領域を形成する第1の工程と、前記半導体領域を覆って、絶縁被膜を形成する第2の工程と、前記半導体領域を横断してゲイト電極部を形成する第3の工程と、少なくとも前記ゲイト電極部および半導体領域の一部を露出してマスクを設ける第4の工程と、高速のドーピング不純物イオンを照射する第5の工程と、前記マスクを用いて、前記絶縁被膜を選択的に除去する第6の工程と、レーザーもしくは同等な強光を照射する第7の工程と、を有することを特徴とする薄膜トランジスタの作製方法。

【請求項2】 請求項1において、ゲイト電極部は、導電材料によって形成されたゲイト電極の表面が、該導電材料の酸化物で覆われていることを特徴とする薄膜トランジスタの作製方法。

【請求項3】 請求項1において、ゲイト電極部を構成する材料はアルミニウムを主成分とする材料であることを特徴とする薄膜トランジスタの作製方法。

【請求項4】 請求項1において、第6の工程はフッ化水素酸を含む溶液を利用したウェットエッチングによっておこなわれることを特徴とする薄膜トランジスタの作製方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、薄膜トランジスタ(TFT)の構造および作製方法に関するものである。本発明によって作製される薄膜トランジスタは、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上、いずれにも形成される。

【0002】

【従来の技術】 従来、レーザー結晶化、あるいはレーザー活性化技術(フラッシュランプアニールを含む)を用いて、ゲイトが活性層の上に位置する薄膜トランジスタ(トップゲイト型TFT)を作製する場合には、薄膜半導体領域(活性層)を島状にパターニングした後、ゲイト絶縁膜として、CVD法やスパッタ法によって絶縁被膜を形成し、その上にゲイト電極を形成して、絶縁被膜を付けたまま高速のドーピング不純物(ドーパント)を照射して、半導体領域中に(ゲイト電極をマスクとして)自己整合的にソース領域、ドレイン領域等の不純物領域を形成し、引き続き、レーザー照射をおこなうことによって、先に半導体中に導入された不純物の活性化(レーザー活性化)をおこなっていた。

【0003】

【発明が解決しようとする課題】 しかしながら、このような従来の方法ではいくつかの問題があった。1つは、レーザー活性化の際に、半導体中の不純物の一部がその上に存在するゲイト絶縁膜材料(酸化珪素等)と反応して、リンガラス、ボロンガラスのような化合物を生成し、また、非平衡状態の化学反応によって、非化学量論

比の半導体酸化物(酸素と珪素の比率が2:1でない酸化珪素等)が生じ、後でコンタクトを形成する際に接触抵抗が高くなることであった。また、上記の反応等によって表面の凹凸が著しかった。このため、歩留りが低下した。もう一つは、不純物のドーピングされる領域の境界がゲイト電極部の影となり、境界部の活性化が不十分であり、特性が不安定で信頼性の劣化をもたらすということであった。以下にその例を示して説明する。

【0004】 図5には、従来のレーザー活性化技術の例を示す。まず、基板50上に下地絶縁膜(酸化珪素等)51を堆積し、さらに、島状の結晶性半導体領域(シリコン等)52を形成する。さらに、引き続いてCVD法、スパッタリング法等の手段で、ゲイト絶縁膜(酸化珪素等)53を形成し、さらに、ゲイト電極(燐ドープされたシリコン、アルミニウム、タンタル等)54を形成する。(図5(A))

【0005】 そして、不純物をドーピングした後、レーザー等の強光を照射して不純物領域55a、55bの活性化をおこなった。この場合、瞬間的な高温状態によって、図中にPで示した半導体とゲイト絶縁膜の界面で化学反応が生じ、先に指摘したようなリンガラス(もしくはボロンガラス)のような絶縁膜材料とドーパント材料が化合する。また、酸化珪素とシリコンが化合して、非化学量論比の酸化珪素が生成する。(図5(B))

【0006】 図6も、従来のレーザー活性化技術の例であるが、図5の場合とは異なって、ゲイト電極の周囲にゲイト電極の陽極酸化物65が形成されている。このような陽極酸化物によって、ゲイト電極と不純物(が導入されるべき)領域とが距離Xだけ離間したオフセット状態となり、TFTの電気特性(ゲイトに逆バイアスをかけたときのリーク電流等)の改善を図ることができる。(図6(A))

【0007】 しかし、この場合には、図6(B)中にQで示したような箇所では、高速のドーピング不純物によって結晶性が破壊される一方、レーザー光の照射が十分でないで活性化がおこなわれず、トラップ準位が多数生成してTFTの特性を損ね、信頼性が低下する。(図6(B)) 本発明の課題はこのような問題を解決することである。

【0008】

【発明を解決するための手段】 本発明では、ゲイト絶縁膜を付けたままドーピングをおこない、続くレーザー活性化工程ではゲイト絶縁膜を除去して活性化をおこなうということによって、上記の課題を解決する。しかしながら、ゲイト絶縁膜を除去する際には、同時に下地の酸化膜や基板までエッチングされる可能性が大きいので、本発明では、特に不純物導入にマスクを使用し、次いで、そのマスクを用いて、ゲイト絶縁膜等を選択的にエッチングすることを特徴とするものである。

【0009】 この結果、ドーピングの際の歩留りを低下

させることなく、かつ、レーザー活性化工程においても、半導体と絶縁被膜の反応を阻止することができた。また、図6に示されるような陽極酸化物を使用してオフセットを設ける構造のTFTにおいて、ゲイト絶縁膜のエッティングの工程において、同時に陽極酸化物の一部もエッティングされるのであれば、ドーピングされた領域の境界部もレーザー照射することが可能である。以下に実施例を示し、より詳細に本発明を説明する。

【0010】

【実施例】【実施例1】図1に本実施例の作製工程の断面図を示す。基板(コーニング7059)10上にスパッタリングによって厚さ2000Åの酸化珪素の下地膜11を形成した。さらに、プラズマCVD法によって、厚さ200~2000Å、例えば1500Åのアモルファスシリコン膜を堆積した。引き続い、スパッタリング法によって、厚さ200~1000Åの酸化珪素膜を保護膜として堆積した。そして、これを還元雰囲気下、500~600°C、例えば600°Cで48時間アニールして結晶化させた。結晶化工程はレーザー等の強光を用いる方式でもよい。そして、得られた結晶シリコン膜をパターニングして、島状シリコン領域12を形成した。

【0011】次に、スパッタリング法によって厚さ850~1500Å、例えば1000Åの酸化珪素膜13をゲイト絶縁膜として堆積し、引き続い、減圧CVD法によって、厚さ6000~8000Å、例えば6000Åのシリコン膜(0.01~2%の燐を含む)を堆積した。なお、この酸化珪素とシリコン膜の成膜工程は連続的におこなうことが望ましい。そして、シリコン膜をパターニングして、ゲイト電極14を形成した。(図1(A))

【0012】次に、半導体領域12以外の領域をフォトレジスト15でマスクした後、プラズマドーピング法によって、シリコン領域12にフォトレジストマスク15およびゲート電極14をマスクとして不純物(燐)を注入した。このときのドーピングのパターンは図1(C)に示されるような形状とした。ドーピングガスとして、fosfin(Ph₃)を用い、加速電圧を60~110kV、例えば80kVとした。ドース量は 1×10^{15} ~ $5 \times 10^{15} \text{ cm}^{-2}$ 、例えば $1 \times 10^{15} \text{ cm}^{-2}$ とした。この結果、N型の不純物領域16a、16bがゲート電極14に対して自己整合的に形成された。(図1(B))

【0013】不純物ドーピング工程が終了した後、マスク15をつけたまま、フッ化水素酸によって、エッティングをおこない、酸化珪素膜13の露出した部分をエッティングした。この際には、下地絶縁膜の酸化珪素11も一部エッティングされることに注意しなければならない。エッティング工程終了後はレジストを剥離した。

【0014】その後、レーザー照射によって不純物を活

性化させた。レーザーとしてはKrFエキシマーレーザー(波長248nm、パルス幅20~40nsec)を用いたが、他に、XeFエキシマーレーザー(波長353nm)、XeClエキシマーレーザー(波長308nm)、ArFエキシマーレーザー(波長193nm)等を用いてもよい。レーザーのエネルギー密度は、250~400mJ/cm²、例えば300mJ/cm²とし、1か所につき2~10ショット、例えば2ショット照射すればよい。レーザー照射時に、基板を200~4

10 50°C程度に加熱してもよい。基板を加熱した場合には最適なレーザーエネルギー密度が変わることに注意しなければならない。(図1(D))

【0015】不純物の活性化後、続いて、厚さ5000~8000Å、例えば6000Åの酸化珪素膜17を層間絶縁物としてプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタン(1000~2000Å、例えば1000Å)とアルミニウム(5000~10000Å、例えば8000Å)の多層膜によって配線18a、18bを形成した。そして、0.1~1気圧、250~400°C、例えば1気圧、350°Cの水素雰囲気中で30~120分、例えば30分のアニールをおこなった。以上の工程によってNMOSの半導体回路が完成した。(図1(E))

【0016】【実施例2】図2に本実施例の作製工程の断面図を示す。まず、基板(コーニング7059)20上にスパッタリングによって厚さ2000Åの酸化珪素の下地膜21を形成した。さらに、プラズマCVD法によって、厚さ200~2000Å、例えば1000Åのアモルファスシリコン膜を堆積した。そして、これを還元雰囲気下、600°Cで48時間アニールして結晶化させた。結晶化工程はレーザー等の強光を用いる方式でもよい。そして、得られた結晶シリコン膜をパターニングして、島状シリコン領域22を形成した。1つの島状シリコン膜の大きさは30μm×30μmとした。

【0017】次に、スパッタリング法によって厚さ800~1500Å、例えば1000Åの酸化珪素膜13をゲイト絶縁膜として堆積し、引き続い、スパッタリング法によって、厚さ3000~6000Å、例えば6000Åのアルミニウム膜(2%のシリコンを含む)を堆積した。アルミニウムにはシリコンを0.5~5%、もしくは銅を0.2~2%添加することが望ましい。これは後の工程で、250~350°Cの熱処理があるため、これらの不純物が含有されていないとヒロックが発生するからである。なお、この酸化珪素とアルミニウムの成膜工程は連続的におこなうことが望ましい。また、アルミニウム膜は成膜後、100~300°Cの熱処理をおこなうとヒロックの発生を抑止することができた。

【0018】そして、アルミニウム膜を燐酸によってエッティングして、ゲート電極24を形成した。さらに、フォトニース(感光性ポリイミド)を塗布した後、これを

バーニングして、250～350°C、例えば300°Cでペイキングして、(陽極酸化に対する)ポリイミドのマスクを選択的に形成する。このマスクは後にコンタクトを形成する場所や配線を分断する場所に設ければよい。(図にはポリイミドマスクは示さない。)

【0019】続いて、陽極酸化をおこなう。酒石酸をエチレングリコールに溶解させて、1～5%、例えば3%の溶液を調製し、これにアンモニア水溶液を加えてpHを7程度にした。そして、白金の網状電極を陰極、基板10を陽極とし、配線24に電流を流して陽極酸化を開始した。

【0020】最初は電圧が3～6V/分、例えば4V/分で電圧が上昇するように電流を流し、電圧が200～250V、例えば220Vになった段階で電圧上昇を止め、一定の電圧に保持して、電流が20μA/cm²になるまでその状態を保った。この結果、厚さ1500～3000Å、例えば2000Åの酸化アルミニウム25を形成した。ポリイミドのマスクの存在する部分(図示せず)はそのマスク効果のために陽極酸化されなかつた。陽極酸化に要する時間は、40～70分、代表的には55分であった。(図2(A))

【0021】次に、島状シリコン領域22を除いて、フォトレジストのマスク26をバーニングした。このときのバーニングの形状は図3(A)もしくは図3(C)に示されるものを採用した。すなわち、シリコン領域22の段差とゲート電極24が交差する部分には、ドーピングされないような構成とした。

【0022】このような段差の部分のゲート絶縁膜23は被覆性が悪くて薄いため、ピンホール等の欠陥が多発し、段差部に沿って寄生TFTが発生して、それに起因するリーク電流が問題となっていた。このようなドーピングパターンを採用することによって段差部がTFTの一部となることはないので、リーク電流等を著しく減少させることができた。

【0023】そして、このマスクを用いて、プラズマドーピング法によって、シリコン領域22に不純物(燐やホウ素)を注入した。燐を注入する場合には、ドーピングガスとして、フォスフィン(PH₃)を用い、加速電圧を65～100kV、例えば80kVとすればよい。ホウ素を注入する場合には、ドーピングガスとして、ジボラン(B₂H₆)を用い、加速電圧を50～80kV、例えば65kVとすればよい。ドーズ量は1×10¹⁵～5×10¹⁵cm⁻²、例えば3×10¹⁵cm⁻²とした。このようにしてゲート電極部(ゲート電極24と陽極酸化物25)に対して自己整合的に不純物領域27a、27bを形成した。不純物領域とゲート電極24は水平方向に距離Yだけ離れた状態(オフセット状態)となっている。(図2(B))

【0024】ついで、このマスク26を用いて、酸化珪素膜23の一部をエッチングした。エッチング工程終了

後、マスク26は除去した。マスク26のパターンを図3(A)のように、半導体領域22以外の部分も露出した場合には、実施例1と同様に下地酸化珪素膜がエッチングされる(図1(D)中のX参照)が、図3(C)のように露出部分を半導体領域22だけに限定した場合には、そのような問題は生じなかつた。それぞれのパターンによって、ゲート絶縁膜23をエッチングした後のTFTの様子を図3(B)および(D)に示す。図2(C)には図3(D)で示されるTFTの断面を示す。

10 注目すべきことに、このときには陽極酸化物(酸化アルミニウム)25もエッチングされ、距離Zだけ後退するので、不純物領域の境界が露出する。(図2(C))

【0025】さらに、レーザーアニール法によって、注入された不純物の活性化をおこなつた。この工程では、不純物領域の境界部にもレーザー光が照射され、十分な活性化がおこなわれた。用いたレーザーはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)で、照射面でのエネルギー密度を250～400mJ/cm²、例えば300mJ/cm²とした。レーザー照射時には、基板を200～400°C、例えば300°Cに加熱してもよい。

【0026】続いて、厚さ5000～8000Å、例えば5000Åの酸化珪素膜28を層間絶縁物としてプラズマCVD法によって形成し、さらに、スパッタリング法によって厚さ500～1500Å、例えば800Åのインジウム錫酸化物(ITO)膜を堆積した、これをバーニングして、画素電極(ITO)29を形成した。

さらに、層間絶縁物28にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多

30 層膜によって配線30a、30bを形成した。そして、0.1～1気圧、250～400°C、例えば1気圧、350°Cの水素雰囲気中で30～120分、例えば30分のアニールをおこなつた。以上の工程によって半導体回路が完成した。(図2(D))

【0027】[実施例3] 図4に本実施例の作製工程の断面図を示す。基板(コーニング7059)40上にスパッタリングによって厚さ2000Åの酸化珪素の下地膜41を形成した。さらに、プラズマCVD法によって、厚さ200～2000Å、例えば1500Åのアモ

40 ルファスシリコン膜を堆積した。引き続き、スパッタリング法によって、厚さ200～1000Å、例えば200Åの酸化珪素膜を保護膜として堆積した。そして、これを還元雰囲気下、600°Cで48時間アニールして結晶化させた。結晶化工程はレーザー等の強光を用いる方式でもよい。そして、得られた結晶シリコン膜をバーニングして、島状シリコン領域42P、42Nを形成した。

【0028】次に、スパッタリング法によって厚さ80～1500Å、例えば1000Åの酸化珪素膜43をゲート絶縁膜として堆積し、引き続いて、スパッタリン

グ法によって、厚さ3000~6000Å、例えば6000Åのアルミニウム膜(1~5%のシリコンを含む)を堆積した。なお、この酸化珪素とアルミニウム膜の成膜工程は連続的におこなうことが望ましい。そして、アルミニウム膜をバーニングして、ゲイト電極4P、44Nを形成し、実施例2と同様に陽極酸化法によってその表面を厚さ1500~3000Å、例えば2000Åの陽極酸化物(酸化アルミニウム)45P、45Nで被覆した。(図4(A))

【0029】次に、半導体領域42Nのみを露出し、他の部分をフォトレジスト46Nでマスクした。そして、プラズマドーピング法によって、シリコン領域42Nにフォトレジストマスク46Nおよびゲート電極部(ゲイト電極44Nと陽極酸化物45N)をマスクとして不純物(燐)を注入した。ドーピングのパターンは図3(C)に示されるような形状とした。ドーピングガスとして、fosfphin(PH₃)を用い、加速電圧を65~110kV、例えば80kVとした。ドース量は1×10¹⁵~8×10¹⁵cm⁻²、例えば2×10¹⁵cm⁻²とした。この結果、N型の不純物領域47Nが形成された。ドーピング終了後、マスク46Nを用いて、酸化珪素膜43の一部をエッチングした。(図4(B))

【0030】さらに、今度は、半導体領域42Pのみを露出させ、他の部分をフォトレジスト46Pでマスクして、プラズマドーピング法によって、シリコン領域42Pに不純物(ホウ素)を注入した。この場合もドーピングのパターンは図3(C)に示されるような形状とした。ドーピングガスとして、ジボラン(B₂H₆)を用い、加速電圧を50~80kV、例えば65kVとした。ドース量は1×10¹⁵~8×10¹⁵cm⁻²、例えば2×10¹⁵cm⁻²とした。この結果、P型の不純物領域47Pが形成された。ドーピング終了後、マスク46Pを用いて、酸化珪素膜43の一部をエッチングした。(図4(C))

【0031】その後、レーザー照射によって、導入された不純物の活性化をおこなった。レーザーとしてはKrFエキシマーレーザー(波長248nm)を用いたが、他に、XeFエキシマーレーザー(波長353nm)、XeClエキシマーレーザー(波長308nm)、ArFエキシマーレーザー(波長193nm)等を用いてよい。レーザーのエネルギー密度は、250~400mJ/cm²、例えば280mJ/cm²とし、1か所につき2~10ショット、例えば2ショット照射した。

【0032】不純物の活性化後、続いて、厚さ5000~8000Å、例えば6000Åの酸化珪素膜48を層間絶縁物としてTEOS(テトラ・エトキシ・シラン、Si(O₂H₅)₄)を原料とするプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜

によって配線49a、49b、49c、49dを形成した。そして、0.1~1気圧、250~400°C、例えば0.1気圧、350°Cの水素雰囲気中で30~120分、例えば30分のアニールをおこなった。以上の工程によってCMOSの半導体回路が完成した。(図4(D))

【0033】

【発明の効果】本発明によって、TFTの歩留りを向上させ、また、その信頼性を高め、最大限の特性を引き出すことが可能となった。しかも、かように大きな効果を得るに際して、特に大きなプロセス変更や投資、技術開発を伴わないで実施できることのメリットは大きい。本発明では絶縁基板上のTFTを例にとって説明したが、単結晶半導体基板上に形成されるTFTにも実施できることは言うまでもない。このように本発明は工業上、有益な発明である。

【図面の簡単な説明】

【図1】 実施例1のTFTの作製工程断面図を示す。

【図2】 実施例2のTFTの作製工程断面を示す。

【図3】 実施例2のTFTのドーピングパターン等を示す。

【図4】 実施例3のTFTの作製工程断面を示す。

【図5】 従来のTFTの作製工程断面図を示す。

【図6】 従来のTFTの作製工程断面図を示す。

【符号の説明】

10 10... 基板(コーニング7059)

11 11... 下地絶縁膜(酸化珪素)

12 12... 島状半導体領域(シリコン)

13 13... ゲイト絶縁膜(酸化珪素)

14 14... ゲイト電極(シリコン)

15 15... マスク(フォトレジスト)

16 16... 不純物領域(ソース、ドレイン)

17 17... 層間絶縁物(酸化珪素)

18 18... ソース電極、ドレイン電極(窒化チタン/アルミニウム)

20 20... 基板(コーニング7059)

21 21... 下地絶縁膜(酸化珪素)

22 22... 島状半導体領域(シリコン)

23 23... ゲイト絶縁膜(酸化珪素)

24 24... ゲイト電極(アルミニウム)

25 25... 陽極酸化物(酸化アルミニウム)

26 26... マスク(フォトレジスト)


27 27... 不純物領域(ソース、ドレイン)

28 28... 層間絶縁物(酸化珪素)


29 29... 画素電極(ITO)

30 30... ソース電極、ドレイン電極(窒化チタン/アルミニウム)


【図1】





【図2】




【図5】



【図3】



【図4】



フロントページの続き

(51) Int.Cl.⁵

識別記号 庁内整理番号

F I

技術表示箇所

H 01 L 21/266

21/265

21/324

Z 8617-4M

8617-4M

H 01 L 21/265

G